基于FPGA的大面阵CCD高帧频驱动电路设计

摘要：

介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.

关键词：面阵CCD、驱动电路、高帧频、FPGA、仿真

所属期刊栏目：24

分类号：TN386.5(半导体技术)

在线出版日期：2009-12-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：735-739