Au/BIT/PZT/BIT/p-Si(100)存储器

摘要：

利用准分子激光原位淀积方法制备了BIT/PZT/BIT,PZT/BIT和BIT层状铁电薄膜,获得了电流密度-电压(I-V)回线和极化强度P-V电滞回线.在这三种结构中,Au/BIT/PZT/BIT/p-Si(100)结构的界面电位降、内建电压及频率效应是最小的.在电压转变电VT、饱和极化强度PS及矫顽场VC之间有三种关系,他们与I-V回线及P-V回线的关系相匹配,这种匹配关系使得以I-V回线操作的存储器将能够非挥发和非破坏读出及具有保持力.

关键词：Au/BIT/PZT/BIT/p-Si(100)、存储器、铁电薄膜、电位降、内建电压

所属期刊栏目：24

分类号：TN304(半导体技术)

资助基金：国家自然科学基金59972010

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：440-444