数字锁相放大器优化设计与仿真研究

摘要：

为了减少数字锁相放大器中的数字信号处理模块在硬件实现时所占用的逻辑资源,采用多抽样率数字信号处理理论来降低被测信号的采样频率,设计了高性能的数字窄带低通滤波器.利用Hogenaur“剪除”理论的级联积分梳状(Cascade IntegratorComb,GIG)滤波器,在FPGA实现时不仅能够节省大量的硬件逻辑资源,而且提高了CIC滤波器的最小响应时间;利用内插二阶多项式滤波器(Interpolated Second Order Pofynomials,ISOP)使CIC滤波器通带衰减降低到0.4 dB左右.MATLAB与Modelsim联合仿真测试验证了设计的正确性与可行性.

关键词：数字锁相放大器、级联积分梳状滤波器、内插二阶多项式滤波器、“剪除”理论

分类号：TN713(基本电子电路)

资助基金：湖南省自然科学基金2015JJ6098

在线出版日期：2017-03-23（万方平台首次上网日期，不代表论文的发表时间）

页码：18-21