参数化模块库在Verilog设计中的优势研究
通过实验证明,电路设计中经常用到的加法器、减法器、乘法器等通用电路模块,采用LPM功能模块相比较Verilog硬件描述语言,能够节约器件逻辑资源,提高IC设计的效率.
模块库、LPM、Verilog
TP391(计算技术、计算机技术)
2015-07-22(万方平台首次上网日期,不代表论文的发表时间)
41-42
点击收藏,不怕下次找不到~
模块库、LPM、Verilog
TP391(计算技术、计算机技术)
2015-07-22(万方平台首次上网日期,不代表论文的发表时间)
41-42
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn