一种针对DSP内存控制优化的硬件结构设计

摘要：

提出一种新型结构的内存控制单元,此单元在完成访存操作的同时,可并行执行多种为访存优化的微操作,如自增量和自减量操作,且可实现对循环队列的支持.最后,文章给出了一种使用CSA结构的硬件实现.通过这种方法,整个内存控制单元可获得约45%的速度提升,而单元面积仅有10%的增加.

关键词：数字信号处理器、内存控制单元、自增量、循环队列

分类号：TP303(计算技术、计算机技术)

在线出版日期：2008-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：13-15,18