ADSP－TS101高速全双工 Link收发器 FPGA设计

摘要：

提出并实现了一种基于ADI TigerSHARC101 Link协议的高速通信收发器TPGA设计方案，能同时在接口时钟的上升沿和下降沿收发数据，进而实现FPGA与DSP、以及FPGA片间的无缝连接．经ISE综合与布局布线验证，整个系统仅占用452个Slice，最高工作频率超过300 MHz，数据传输率可达4．8 Gb／s．

关键词：高速通信、Link协议、双倍速率传输、数据收发器

分类号：TN911.2

资助基金：航空科学基金项目20130112002；河南省教育厅自然科学研究计划项目2011B510015

在线出版日期：2015-05-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：259-262