一种带有无效缓存路访问过滤机制的低功耗高速缓存

摘要：

功耗是当今处理器设计领域的重要问题之一.随着多核处理器的普及,片上缓存占有了越来越多的芯片面积和功耗.提出一种带有无效缓存路访问过滤机制的低功耗高速缓存结构来降低CPU的动态功耗,具体为,通过无效缓存块的预先检查(Pre-Invalid Way Checking,PIWC)消除对无效缓存路的访问,及通过不匹配缓存路的预先检测(Pre-Mismatch Way Detecting,PMWD)消除对tag低位不匹配缓存路的访问.对实际程序的测试表明,65.2％-88.9％缓存路的无效访问可以通过以上方法被消除,约60.9％-85.6％由缓存访问带来的动态能耗从而被降低.同时,跟tag-data顺序访问方法相比,对于大多数程序,我们的方法可以获得5.1％-13.8％的节能效果提升.

关键词：组相联缓存、动态功耗、无效缓存路检查、不匹配缓存路检测

所属期刊栏目：33

分类号：TP303(计算技术、计算机技术)

资助基金：国家"九七三"重点基础研究发展计划项目2011CB302501;国家杰出青年科学基金项目60925009;国家自然科学基金创新研究群体科学基金项目60921002;北京市科技新星计划项目2010B058;华为课题YBCB2011030;国家自然科学基金青年基金项目61100013

在线出版日期：2013-01-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：2231-2236