10.3969/j.issn.1000-1220.2007.05.034
一种动态可重构IP系统设计研究
针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证.
动态可重构、动态可重构IP、动态可重构阵列、IP模块、FPGA
28
TP303(计算技术、计算机技术)
国家高技术研究发展计划863计划863-2.5.1.2
2007-06-04(万方平台首次上网日期,不代表论文的发表时间)
共5页
926-930