10.3969/j.issn.1000-1220.2006.11.019
嵌入式处理器中降低Cache缺失代价设计方法研究
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据Cache的基础上,本文提出了一种类非阻塞的指令Cache设计方法,可以降低指令Cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令Cache和数据Cache的缺失代价,处理器的平均性能提高了11.6%.
嵌入式处理器、Cache、缺失代价
27
TP368.1(计算技术、计算机技术)
中国科学院知识创新工程项目KGCX2-109;中国科学院知识创新工程项目KGCX1-SW-09
2006-12-04(万方平台首次上网日期,不代表论文的发表时间)
共5页
2077-2081