由E1生成H-MVIP总线的FPGA实现

摘要：

介绍了用FPGA如何实现由E1生成H-MVIP(High Density Multi-Vendor Integration Protocol)总线数据的过程.整个设计包括2.048MHz同步时钟的提取、HDB3解码、前置缓存和总线生成几部分,设计中利用VHDL高级硬件描述语言编程,以专门的EDA软件为开发环境经过仿真、综合、布局布线几个过程的反复,最后用Xilinx公司FPGA实现硬件功能.

机标关键词：硬件描述语言编程、总线生成、硬件功能、同步时钟、设计包、开发环境、布局布线、提取、数据、软件、前置、解码、缓存、仿真

所属期刊栏目：27

分类号：TPTP391.9

资助基金：Tianjin Natural Sci. Found023600211

在线出版日期：2006-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1585-1587