基于JPEG2000的TAGTREE编码算法分析及其FPGA实现

摘要：

详细分析了TAGTREE编码规则及其在JPEG2000中的应用,采用固定存储器地址映射关系实现子父节点对应关系的方法简化了地址发生逻辑,提出一种用于JPEG2000打包的TAGTREE编码VLSI体系结构.在Altera公司Stratix系列芯片EP1S25B672C7搭建的 FPGA平台上,能够以100MHz时钟频率进行实时打包处理,全部设计只需要消耗628个逻辑单元和128字节的片内存储器.

关键词：TAGTREE、JPEG2000、零位平面、包含信息、打包

所属期刊栏目：26

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2002AA1Z1440;国家自然科学基金60024301;陕西省西安市科技局资助项目CX2002-10

在线出版日期：2005-04-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：478-481