基于GP U的域乘法并行算法的改进研究

摘要：

本论文介绍了GF（2m）域乘法运用CUDA编程语言在GPU（Graphic Processing Unit）上的并行加速的一般算法，并提出同样运用CUDA在GPU上实现的新型GF（2m）域乘法NPU-MUL并行算法，相较前者，该算法减少了大量对GPU全局存储器的原子操作。通过在NVIDIA公司的显示卡GeForce GTS 250上实现两种算法，表明NPU-MUL的运行时间是一般域乘法的运行时间的五分之一。

关键词：有限域、乘法、并行计算、图形处理器

分类号：TP399(计算技术、计算机技术)

资助基金：国家自然科学基金61272404

在线出版日期：2014-01-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：43-52