多媒体SoC中DDR2控制器的设计与FPGA实现
基于H.264视频压缩标准的多媒体SoC技术在实时视频处理中正得到越来越广泛的应用,但同时也面临着满足数据大容量快速存储的挑战。使用DDR2 SDRAM是一个很好的解决方案。在对DDR2 SDRAM新特性和已有的DDR2 SDRAM控制器的研究的基础上,文中设计了一款基于AHB总线接口的控制器,集成在多媒体SoC中,并在Altera CycloneIII EP3C120F780C8N中实现。实验结果表明,本系统可实现实时处理并平稳运行,帧率可打得到30帧每秒。该系统已在北京一家公司的无线可视对讲机中得到应用。
多媒体SoC、H.264、实时视频处理、DDR2 SDRAM控制器、AHB总线
TP3;TN9
教育部博士点基金20070359032;安徽省自然科学基金090412029
2014-01-07(万方平台首次上网日期,不代表论文的发表时间)
共5页
9-13