10.3969/j.issn.1001-506X.2013.09.26
基于校验矩阵优化扩展的码率兼容LDPC码设计
为了提高低密度校验(low density parity check,LDPC)码的打孔性能,提出一种基于校验矩阵优化扩展的码率兼容LDPC码设计方法.从码率兼容码的度分布约束关系出发,提出母码的度分布优化算法.在此基础上,结合打孔变量点的译码恢复规则,构造适合打孔的LDPC码校验矩阵.采用贪婪搜索算法逐级最大化不同类型的打孔变量点数目,提高码率兼容系列子码的误码性能.仿真结果表明,与编码高效的码率兼容LDPC码相比,所提方法生成的码率兼容子码误码性能有较大改善,特别是当码率大于0.8时,编码增益提高约0.7~0.8 dB.
低密度校验码、码率兼容、优化设计、打孔
35
TN911.22
国家自然科学基金60972084,61162007,61102115,61261018,61261032;广西自然科学基金项目2013GXNSFFA019004;广西无线宽带通信与信号处理重点实验室2011年度主任基金项目11106,11104;广西研究生教育创新计划2011105950810M18资助课题
2013-10-28(万方平台首次上网日期,不代表论文的发表时间)
共5页
1961-1965