一种新的LDPC译码器设计

摘要：

时LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量.提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数.设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量.该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本.

关键词：低密度奇偶校验码、分层修正最小和译码算法、IEEE 802.16e、译码器

所属期刊栏目：30

分类号：TN911.22

资助基金：国家"863"高技术计划基金资助课题2006A01Z271

在线出版日期：2008-12-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：2031-2034,封3