一种AES算法的FPGA设计与快速实现

摘要：

针对AES算法特点,提出一种适于FPGA实现的改进的快速AES算法.本方案采用轮内流水线结构和密钥并行处理,ECB操作模式,并且可在一块芯片上同时支持128、192、256 bit三种密钥长度,因而在占用相对较少的逻辑资源下提高了系统吞吐率,并且极大的增强了其安全性和使用周期.通过优化的逻辑层次和时序设计,较好地解决了并行处理中的子密钥与轮函数的时序节拍与控制关系,给出了仿真图.实验结果表明该设计相比其他一些设计具有更高性能.

关键词：AES、FPGA、密钥、流水线

所属期刊栏目：29

分类号：TP309(计算技术、计算机技术)

在线出版日期：2007-12-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1773-1776