DES算法的一种电路逻辑模型及实现方案

摘要：

密码技术是信息安全的关键技术,密码算法的快速实现日益重要,解决这一问题的有效途径之一是采用CPLD/FPGA实现算法.通过对数据加密标准DES算法的分析,设计了一种针对该算法的电路模型,并给出了基于Altera公司的CPLD的实现方案.针对DES算法的关键部分S 盒,讨论了几种可能的设计方案,给出了优化结果,并对结果做出比较.该算法已经下载到 FLEX10K30E器件内,加/解密速度可达200Mbps以上.

关键词：DES、VHDL、CPLD、保密通信、IP核

所属期刊栏目：24

分类号：TN919

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：88-90