两级同步:面向众核处理器的并行仿真机制
针对并行仿真众核处理器计算机过程中同步对仿真器性能、精度的制约问题,提出一种两级同步机制,第一级同步作用于众核处理器片上所有节点间,维持逻辑时间的全局一致性;第二级同步作用于每颗节点内的一级或二级高速缓存与片上网络路由器间,在提升并行性的同时保证处理嚣内各纽件的高精度建模.理论分析给出了两级同步性能的上下界.实验结果表明两级同步具有较好的加速比及合理的可扩展性.
并行仿真、众核处理器、同步机制、前瞻量
25
TP391.9(计算技术、计算机技术)
国家自然科学基金61272132;中央高校基本科研业务费专项资金WK0110000020;中国科学院计算技术研究所计算机体系结构国家重点实验室开放课题
2014-01-15(万方平台首次上网日期,不代表论文的发表时间)
共8页
2806-2813