一种用于 HDTV集成解码芯片的I/O控制策略

摘要：

数据的存取控制是系统集成芯片软硬件协同设计中的关键环节.许多文献都给出了对MPEG-2 MP@ML视频解码器的I/O控制策略,但是很少涉及如何有效地存取MPEG-2MP@ML的数据,特别是如何控制包含系统层、视频和音频三个部分进行解码的集成解码芯片的数据输入输出.本文通过详细的分析和计算,结合不同类型数据传送的特点,提出了一种有效的用于这种集成解码芯片的I/O控制策略,在增加有限的芯片引脚的情况下,简化了数据输入输出的控制逻辑,降低了片上用于I/O控制的逻辑资源.

关键词：MPEG-2 HDTV SDRAM、软/硬件协同设计

所属期刊栏目：18

分类号：TN91

资助基金：国家自然科学基金69972043

在线出版日期：2007-10-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：62-65,42