基于FPGA的全流水双精度浮点矩阵乘法器设计

摘要：

在数字通信、图像处理等应用领域中需要用到大量的矩阵乘法运算,并且它的计算性能是影响系统性能的关键因素.设计了一个全流水结构的并行双精度浮点矩阵乘法器以提高计算性能,并在Xilinx Virtex-5 LX155现场可编程门阵列(FPGA)上完成了方案的实现.乘法器中处理单元(PE)按阵列形式排列,在一个FPGA芯片上可集成10个PE单元实现并行计算.为了提高工作频率,PE单元采用流水线结构,并运用C-slow时序重排技术解决了环路流水线上“数据相关冲突”的问题.仿真结果表明,该乘法器的峰值计算性能可达到5000 MFLOPS.此外,对不同维数的矩阵乘法进行了实验,其结果也证实了该设计达到了较高的计算性能.

关键词：矩阵乘法、现场可编程门阵列(FPGA)、环路流水线、C-slow时序重排技术、乘法器设计

所属期刊栏目：7

分类号：TP332.2(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目61076014;江苏省高校自然科学基金资助项目10KJA510042;先导项目XDA06020700

在线出版日期：2013-03-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：302-306