一种染色体编码新方法的硬件进化

摘要：

提出了基于FPLA的染色体编码及在此基础上的并行硬件进化方法.该编码方式以与或非门为基本单元,进化时将电路编码染色体按逻辑门分解,进行适应度计算时采用分解逆过程使染色体合并,可以有效缩短进化时间,有利于大规模复杂电路的进化.以4位二进制码转换为格雷码的电路为例进行试验,该方法在20次实验中平均速度提高了32.25％.为实现内进化编写了由染色体生成Vefilog硬件语言的C程序,该编码方式同时适用于多输入多输出电路进化且染色体长度可变,利用此特性生成了异构电路,完成了容错,对于实现故障模块在线修复,提高太空恶劣环境中电子系统可靠性具有一定意义.

关键词：硬件进化、染色体编码、FPLA、Verilog硬件语言

所属期刊栏目：6

分类号：TP18;TP302.8(自动化基础理论)

资助基金：陕西省自然科学基础研究计划资助项目SJ08F19

在线出版日期：2012-03-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：450-455