基于Verilog的SCMA系统编码器和译码器设计

摘要：

稀疏码多址接入SCMA是典型的码域非正交多址接入技术,它作为第五代移动通信5G的一种空口候选技术,能够支撑"海量"终端设备的接入,并减小传输延迟,同时还能实现节能降耗.SCMA编码器将调制和扩频统一为码本,用户信息直接通过码本的编码就能实现调制和多址双过程.码字的稀疏性使得SCMA译码器可以使用消息传递算法MPA,以较低的复杂度来逼近最大后验概率检测器性能.基于SCMA的技术原理,运用Verilog针对SCMA的发送端和接收端进行仿真设计.实验仿真结果表明,基于Verilog的SCMA系统编码器和译码器的设计与理论分析一致,达到了设计要求.

关键词：非正交多址接入技术、稀疏码多址接入、5G、码本、消息传递算法、Verilog

所属期刊栏目：41

分类号：TN911-34

资助基金：四川理工学院研究生创新基金y2016042;人工智能四川省重点实验室开放基金项目2017RZJ01;企业信息化与物联网测控技术四川省高校重点实验室开放基金项目2017WZJ01

在线出版日期：2018-12-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：13-17