10.16652/j.issn.1004-373x.2017.24.007
基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究
针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FP-GA的DDR3 SDRAM FIFO接口设计方案.在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试.借鉴标准FIFO的设计思想,结合DDR3 SDRAM控制器的特点,设计遍历状态机对该FIFO接口进行读/写测试.最后,原型机平台验证了该接口不仅具有标准FIFO简单易用的功能,而且具有存储空间大等优势.
DDR3SDRAM、FIFO、FPGA、遍历状态机
40
TN43-34;TP332.3(微电子学、集成电路(IC))
国家自然科学基金项目11304343
2018-01-09(万方平台首次上网日期,不代表论文的发表时间)
共5页
21-24,27