基于FPGA的图像超分辨率的硬件化实现

摘要：

设计基于FPGA的图像超分辨率双线性插值实现方式,提出基于单输入双输出端口RAM缓冲的二级循环调度机制,用以实现共享资源分配和并行流水处理.单输入双输出端口的RAM实现读取相邻地址的两个数据,RAM的深度为源图像一行的像素点数,宽度为像素数据宽度,实现源数据相邻两行像素的存储.根据位置分析模块得到源图像的位置,将源图像的数据写入相应RAM中进行加权运算.为了提高效率使用乒乓算法,设计了4个RAM,2个RAM为一组,一组RAM在加权运算时,另一组RAM写入数据.该设计在Kintex-7开发板上得到验证,实现图像处理速度达到25～30 f/s,同时图像插值后不仅细节更加清晰,从直方图中可以看到图像得到了均衡化.

关键词：FPGA、超分辨率、双线性插值、循环调度

所属期刊栏目：40

分类号：TN911.73-34;TP391

资助基金：国家自然科学基金面上项目51475240;航空科学基金自由探索类项目2014ZD52053;江苏省轨道交通控制工程技术研究开发中心开放基金KFJ1509

在线出版日期：2017-09-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：44-46,50