改进型CIC抽取滤波器的FPGA实现

摘要：

为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计.分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽.以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题.实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗.

关键词：Hogenauer、CIC抽取滤波器、数据速率、FPGA

所属期刊栏目：40

分类号：TN713-34;TP368.1(基本电子电路)

资助基金：国家自然科学基金10701031;海南省自然科学基金资助20166224;琼州学院实践教改项目QYSJ2013-001

在线出版日期：2017-10-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：148-150