基于USB 3.0接口的高速数据传输系统设计

摘要：

针对目前存储测试系统中存有的数据传输慢，经常出现错误的显著问题，设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片，采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIF Ⅱ通用可编程接口和手动 DMA 通道，实现了USB 3.0同步从FIFO模式的高速数据传输。系统分析测试和实验结果表明，该系统实现了数据的高速可靠传输，能有效解决大容量数据采集后的数据高速传输问题。

关键词：存储测试、USB 3.0接口、高速数据传输、负延迟、乒乓缓存

所属期刊栏目：40

分类号：TN919.6-34;TP334.7

在线出版日期：2017-03-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：159-162