10.16652/j.issn.1004-373x.2016.21.024
DRFM硬件平台的研究与实现
针对宽带数字射频存储器(DRFM)的硬件平台进行研究与设计.首先提出了一种基于FPGA+ADC+DAC为核心的DRFM系统实现方案.然后根据自顶向下的设计原则,详细介绍了硬件系统从顶层架构到底层电路的实现过程,并对系统各功能模块的硬件电路设计进行了详细的分析.最后,对DRFM的硬件系统进行了测试,实验结果表明,该DRFM系统在1.2 GHz带宽,输入信号频率在100 MHz~1.2 GHz范围内,杂散电平仅为-70 dBc,可以进行雷达回波信号的模拟,达到了预期的效果.
数字射频存储器、FPGA、硬件设计、射频仿真
39
TN79-34(基本电子电路)
国家自然科学基金项目:无线传感网络中紧急事件信息分发的可靠性研究61070169
2016-11-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
99-102