10.16652/j.issn.1004-373x.2016.16.041
基于MAC单元的低功耗低延时FIR滤波器的设计与分析
乘法器在数字信号处理系统中承担了很重要的作用,而乘法器消耗相当大的功耗,因此有必要进行乘法器的低功耗研究。介绍一种基于乘法累加(MAC)单元的FIR滤波器的设计,其中乘法器利用基4华莱士树乘法器,加法器利用超前进位加法器,在优化整合之后,得到低延时低功耗FIR滤波器。实验证明,该文设计的FIR滤波器具有很小的延时与很低的动态功耗。
有限冲激响应滤波器、MAC单元、动态功耗、延时
39
TN713-34(基本电子电路)
中国国家基础研究发展计划2014CB845903;2012CB825604;国家R&D关键科学仪器项目ZDYZ2012-1-01
2016-08-23(万方平台首次上网日期,不代表论文的发表时间)
共4页
155-158