基于FPGA的数字水印提取系统设计研究

摘要：

针对信息安全问题的日益突出，提出了基于5/3整数小波的数字水印算法，给出了两种5/3小波的硬件架构：一种是基于RAM的流水线架构；另一种是基于行分组的行列并行架构。进而设计了基于FPGA的数字水印提取硬件系统，结果证明该算法具有很好的不可见性及鲁棒性，且复杂度低，硬件较容易实现，并将水印提取代码下载到FPGA硬件进行验证，结果证明该算法可以很好地实现水印的提取工作。

关键词：数字水印、5/3小波、FPGA、水印提取

所属期刊栏目：39

分类号：TN915.08-34;TP37

在线出版日期：2016-08-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：62-66