基于FPGA的处理器间高精度时钟同步通信机制

摘要：

为了保证嵌入式设备运行的稳定性和可靠性,都会应用双余度的CPU来共同管理硬件资源,协调任务调度和处理CPU的高速外设接口数据,因此,该文介绍一种在具有高效数字时钟管理器的FPGA上产生高精度、高稳定度时钟同步信号,用来保证CPU间的精确同步通信,达到高效的公共资源管理、合理的任务调度以及相互比对的数据计算.

关键词：FPGA、同步通信、处理器、时钟信号

所属期刊栏目：39

分类号：TN710-34(基本电子电路)

资助基金：航空基金项目20121931002

在线出版日期：2016-07-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：92-95