10.16652/j.issn.1004-373x.2016.10.001
基于Verilog的FIR数字滤波器设计与仿真
设计一种基于Verilog的FIR数字低通滤波器.在结构上改变了以往乘法器和加法器的简单结合,利用分布式算法构造查找表进行乘累加运算,节约资源占用并且提高运算速率.利用Matlab工具设计和获取滤波器参数,并且进行仿真验证.滤波器参数量化后形成查找表,利用Verilog HDL语言对硬件电路模块进行设计描述,并且用ModelSim进行整个硬件电路系统的功能仿真,验证了设计的正确性.设计在速度和面积方面做了折中和优化,成功实现了数字滤波的功能.
Verilog、数字滤波器、分布式算法、FIR
39
TN713-34(基本电子电路)
国家自然科学基金61204040,60976028;教育部博士点基金20121103120018;北京市教育委员会科技计划面上项目JC002999201301;北京市自然科学基金资助4152004
2016-07-13(万方平台首次上网日期,不代表论文的发表时间)
共4页
1-4