分数倍内插成形滤波器设计及实现

摘要：

提出了一种分数倍内插成形滤波器的实现方法并在FPGA中实现.该分数倍内插成形滤波器实现了输入速率与内插成形滤波后速率之间分数倍转换,能够适应输入速率实时调整,突破了传统整数倍内插成形滤波器对输入速率的限制.实现了输入速率为1 KS/s~50 MS/s,步进为1 S/s,输出为100~2 000 MS/s,内插倍数4,分数时延精度为Tclk 65 536的滤波器.该分数倍内插成形滤波器硬件资源开销小、接口简洁、灵活性和适用性强,还可根据需要扩展变速率范围.

关键词：分数倍内插、成形滤波器、内插滤波器、FPGA、无线通信

所属期刊栏目：39

分类号：TN911-34

在线出版日期：2016-01-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：62-64