低功耗DDR高速信号的封装布线方案设计及信号完整性分析

摘要：

不同于印制电路板的制作工艺，芯片封装基板的走线更细，线间距更窄。狭小的布线空间使传输线效应更为明显，而且封装设计的好坏直接影响芯片是否可以正常工作，同时芯片成本的控制要求布线层尽量要最少。这些问题使得高速信号布线面临严峻的挑战。在国家科技重大专项的资助下，使用全波电磁场仿真工具进行建模分析，研究了布线中线宽、线间距和参考地对信号传输质量和信号间串扰的影响，并且基于一款低功耗DDR高速芯片的双层封装布线设计，在实际设计方案中对分析结果进行了仿真验证，最终得到了一种高质量、低成本封装基板高速布线方案，速率达到1333 Mb/s。

关键词：DDR、高速信号、封装布线、信号串扰影响、电路设计

分类号：TN02-34(一般性问题)

资助基金：国家科技重大专项资助项目极大规模集成电路制造装备及成套工艺2014ZX02501

在线出版日期：2015-10-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：135-139