频率计权网络的数字电路实现

摘要：

提出一种频率计权网络的数字电路实现方案，详细阐述由滤波器设计工具生成频率计权滤波器，然后采用HDL代码生成工具将其转换成可移植、可综合的能在FPGA上实现的HDL代码，分别在软件和硬件上进行仿真验证测试的过程。结果表明，设计的频率计权网络符合计权特性及允差标准，且采用此方法设计的频率计权网络简化了电路结构，操作简单，降低了功耗、成本，节省了资源，提高了效率，能快速得出信号的频率计权值。

关键词：频率计权、HDL代码、数字电路、FPGA仿真

分类号：TN711-34(基本电子电路)

在线出版日期：2015-10-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：94-97,101