无短环不规则QC_LDPC码的快速编码及联合译码

摘要：

基于不规则部分并行结构设计了一种高吞吐量,低复杂度,码长码率可变且去除四环的低密度奇偶校验LDPC码及其译码结构实现方案,该编码结构可针对不同码长的不规则部分并行结构LDPC码进行扩展,译码器采用缩放最小和定点(Sum-Min)算法实现译码,中间信息节点存储器地址采用格雷码编码,降低动态功耗;采用Xilinx公司的Virtex-5 XC5VtX150T-ff1156FPGA芯片设计了一款码长1 270,码率1 2的不规则部分并行LDPC码的编码器和译码器.综合结果表明:该编码器信息吞吐量为2.52 Gb/s,译码器在10次迭代的情况下信息吞吐率达到44 Mb/s.

关键词：低密度奇偶校验码、不规则码、部分并行结构、FPGA

所属期刊栏目：38

分类号：TN911.22-34

在线出版日期：2015-10-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：34-37