基于FPGA的可反馈式同步串行通信技术
为了实现可反馈式高速同步串行总线设计,提出基于FPGA使用硬件描述语言(HDL)和利用串行通信的本身电气特性设计出可反馈式电路,实现高可靠、高速率的同步串行总线通信方法。在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高LRM(现场可更换单元)级之间总线速率提供参考。
数据传输、FPGA、串行总线、LVDS、高级数据链路控制规程
TN915-34
2015-06-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
139-142
点击收藏,不怕下次找不到~
数据传输、FPGA、串行总线、LVDS、高级数据链路控制规程
TN915-34
2015-06-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
139-142
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn