一种DC到40 GHz测试结构的设计

摘要：

高速信号在传输的过程中将遇到信号完整性的问题的困扰，尤其当信号速率超过10 Gb/s时，当传输结构发生变化的时候，在导体之间传输的场将发生变化，传输过程的阻抗将发生变化。通过对传输结构变化的地方进行修正，可以对阻抗变化进行一定的补偿，减小结构变化处带来的信号反射，减小信号传输损耗，最终整个测试板在40 GHz时仿真损耗仅为1.1 dB，并通过两个测试结构对接进行了S参数和眼图的测试评估。

关键词：阻抗匹配、插损、回损、TDR、测试结构、信号完整性

分类号：TN964-34

资助基金：重大科学技术专项2011ZX02601-002-02

在线出版日期：2014-08-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：127-130,134