基于Verilog HDL的FIR数字滤波器的优化设计与仿真

摘要：

对FIR数字滤波器基于Verilog HDL的实现进行了研究，在分布式算法的基础上进行了改进，设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计，使用Synopsys VCS作为仿真工具对设计进行仿真和验证，在Synopsys 公司的Design Compiler下进行综合。结果表明，该设计既保证了运行速度又节省了芯片的面积，可以广泛应用于数字集成电路的设计中。

关键词：Verilog HDL、FIR滤波器、分布式算法、数字集成电路

分类号：TN713-34(基本电子电路)

资助基金：烤烟房无线监控系统研究与设计黔科合GY字[2010]3056；蛋白质芯片研发及工业化样机研制黔科合SZ字[2011]3139

在线出版日期：2014-04-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：154-156