一种基于CMOS亚阈值设计的低失调基准电路

摘要：

基于工作在亚阈值区域的PMOS管，提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式，有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 V，3σ范围内的失调电压为6.69 mV，温度特性为21.3 ppm/℃，PSRR为-56 dB。该电路在TSMC18工艺下成功流片。

关键词：亚阈值、叠加结构、基准电路、失调电压

分类号：TN45-34(微电子学、集成电路（IC）)

在线出版日期：2014-03-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：149-151