10.3969/j.issn.1004-373X.2014.03.039
基于FPGA的数字日历设计
介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在Quartus Ⅱ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。
数字日历、VHDL、FPGA、Quartus Ⅱ
TN710-34;TP391(基本电子电路)
西安工程大学大学生创业创新项目2012030427
2014-03-12(万方平台首次上网日期,不代表论文的发表时间)
共4页
137-140