10.3969/j.issn.1004-373X.2013.24.025
基于Avalon总线的图像处理IP核的设计
IP核是SoPC系统的重要组成部分,针对如何高速、有效地实时处理图像的问题,提出了一种基于Avalon总线的图像处理IP核的设计方法。根据最新的数字视频国际编码标准和颜色空间理论,用Verilog HDL硬件描述语言完成IP核的功能实现,IP核被设计为Avalon总线从端口,通过Avalon总线与Nios Ⅱ处理器进行通信。IP核通过SignalTap Ⅱ在线验证,可修改其参数使之满足不同系统的需求。该方法具有良好的通用性,提高了系统的兼容性,能帮助其他用户明显缩短实时图像处理系统项目的研发周期、降低工作强度。
SoPC、IP核、图像处理、Verilog HDL、Avalon总线、SignalTap Ⅱ
TN964-34
2013-12-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
86-89