10.3969/j.issn.1004-373X.2013.15.014
基于 FPGA 的通用位同步器设计
设计了一种基于 FPGA 的通用位同步器。该同步器采用改进后的 Gardner 算法结构,其中,内插滤波器采用系数实时计算的 Farrow 结构,定时误差检测采用独立于载波相位偏差的 GA?TED 算法,内部控制器和环路滤波器的参数可由外部控制器设置,因而可以适应较宽速率范围内的基带码元。阐述传统 Gardner 算法的原理,给出改进后的设计和 FPGA 实现方法,最后对结果进行仿真和分析,证明该方法的正确性。
Gardner、位同步、FPGA、Farrow
TN713-34(基本电子电路)
2012年信息类教学专项建设资金资助B40523
2013-08-23(万方平台首次上网日期,不代表论文的发表时间)
共5页
45-49