基于FPGA的可靠性电子密码锁设计

摘要：

以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言(VHDL)为主要表达方式,设计了一种基于FPGA的电子密码锁,它能够实现记忆和修改4位密码、多次输入密码错误时进行报警等功能,保密性和安全性能进一步增强,最后利用Quartus Ⅱ软件平台完成了电子密码锁的功能设计与仿真,并在FPGA芯片EP1C12Q240C8和EDA?VI开发系统上通过了验证.结果表明,利用该方法设计的密码锁具有高安全性、低成本、低功耗、操作简单等优点.

关键词：密码锁、FPGA、VHDL、Quartus Ⅱ

分类号：TN702?34(基本电子电路)

在线出版日期：2013-04-26（万方平台首次上网日期，不代表论文的发表时间）

页码：151-153