基于FPGA的数字三相锁相环优化设计

摘要：

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源.为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现.仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能.

关键词：FPGA、三相锁相环、乘法复用、CORDIC

所属期刊栏目：35

分类号：TN911.8-34;TP332

在线出版日期：2012-11-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：169-171