基于Verilog HDL语言的CAN总线控制器设计及验证

摘要：

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络.测试结果表明所设计的CAN总线控制器能够完成设定的功能.

关键词：CAN总线、控制器、FPGA、Verilog HDL

所属期刊栏目：35

分类号：TN919-34;TP336

在线出版日期：2012-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：43-46