一种超低功耗、容错的静态随机存储器设计

摘要：

为了减轻辐射环境中静态随机存储器(SRAM)受单粒子翻转(SEU)的影响以及解决低功耗和稳定性的问题,采用TSMC 90 nm工艺,设计了一款可应用于辐射环境中的超低功耗容错静态随机存储器.该SRAM基于双互锁存储单元(DICE)结构,以同步逻辑实现并具有1 KB(1 K×8 b)的容量,每根位线上有128个标准存储单元,同时具有抗SEU特性,提高并保持了SRAM在亚阈值状态下的低功耗以及工作的稳定性.介绍了这种SRAM存储单元的电路设计及其功能仿真,当电源电压VDD为0.3V时,该SRAM工作频率最大可达到2.7 MHz,此时功耗仅为0.35 μW;而当VDD为1V时,最大工作频率为58.2 MHz,功耗为83.22 μW.

关键词：静态随机存储器、双互锁存储单元、单粒子翻转、电路设计

所属期刊栏目：35

分类号：TN710-34(基本电子电路)

资助基金：NSERC DG:加拿大国家自然科学发展基金1-406865;NSERC CRD:加拿大国家科学合作研究与发展基金1-412390

在线出版日期：2012-06-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：167-170