微处理器设计中的时序验证及优化

摘要：

为了解决微处理器设计中时序验证和性能优化问题,采取可综合代码设计到静态时序分析过程中针对关键路径进行处理的策略,完成了系统性能优化的完整流程.理论分析和实践结果证明,根据RTL级的静态时序分析结果进行系统关键路径的优化,可显著提高微处理器的总体性能,减少设计的迭代次数,缩短了设计的周期.

关键词：微处理器、关键路径、可综合代码设计、静态时序分析

所属期刊栏目：35

分类号：TN710-34(基本电子电路)

资助基金：福建省科技重大专题专项目2009HZ0003-1,2010HZ0004-1;福建省科技厅重大专项2011H6015

在线出版日期：2012-06-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：147-149,153