基于FPGA的高速实时数据采集系统设计

摘要：

设计的基于FPGA的高速实时数据采集系统,可控制6路模拟信号的采集和处理,FPGA中的6个FIFO对数据进行缓存,数据总线传给DSP进行实时处理和上传给上位机显示.程序部分是用Verilog HDL语言,并利用QuartusⅡ等EDA软件进行仿真,验证了设计功能的正确性.

关键词：FPGA、Verilog HDL、FIFO、数据采集

所属期刊栏目：35

分类号：TN47-34(微电子学、集成电路（IC）)

在线出版日期：2012-06-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：69-72,76