基于FPGA的移动通信中卷积码编码器设计
万方数据知识服务平台
应用市场
我的应用
会员HOT
万方期刊
×

点击收藏,不怕下次找不到~

@万方数据
会员HOT

期刊专题

10.3969/j.issn.1004-373X.2012.05.018

基于FPGA的移动通信中卷积码编码器设计

引用
卷积码是一种性能优良的差错控制编码.介绍了卷积码编码原理,基于FPGA利用VHDL硬件描述语言实现了一个(2,1,9)卷积码编码器.给出了仿真结果,并在FPGA器件上验证实现.仿真及测试结果表明,达到了预期的设计要求,并用于实际项目中.

卷积码、编码器、现场可编程门阵列、VHDL

35

TN92-34

湖北省教育厅科技计划项目Q20111707

2012-05-15(万方平台首次上网日期,不代表论文的发表时间)

共3页

65-67

相关文献
评论
暂无封面信息
查看本期封面目录

现代电子技术

1004-373X

61-1224/TN

35

2012,35(5)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn