一种新型高速CMOS全差分运算放大器设计

摘要：

设计了一种基于流水线模/数转换系统应用的低压高速CMOS全差分运算放大器.该运放采用了折叠式共源共栅放大结构与一种新型连续时间共模反馈电路相结合以达到高速度及较好的稳定性.设计基于SMIC0.25μmCMOS标准工艺模型,在Cadence环境下对电路进行了Spectre仿真.在2.5V单电源电压下,驱动0.5pF负载时,开环增益为71.1dB,单位增益带宽为303MHz,相位裕度为52°,转换速率高达368.7V/μs,建立时间为12.4ns.

关键词：高速运算放大器、全差分、折叠式共源共栅、共模反馈

所属期刊栏目：35

分类号：TN919-34

资助基金：贵州省科技厅工业攻关项目黔科合GY字[2010]3060;科技部科技人员服务企业行动项目2009GJF20001

在线出版日期：2012-05-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：166-168,172